(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開平4-276943

(43)公開日 平成4年(1992)10月2日

(51) Int,Cl.4

識別記号 庁内整理番号

FI

技術表示箇所

HO4L 12/48

8529 - 5 K

H 0 4 L 11/20

Z

審査請求 未請求 請求項の数10(全 12 頁)

(21)出願番号	持願平3-38388	(71)出癩人 000005108
		株式会社日立製作所
(22)出願日	平成3年(1991)3月5日	東京都千代田区神田駿河台四丁目6番地
		(72)発明者 小崎 尚彦
		東京都国分寺市東恋ケ窪1丁目280番地
	·	株式会社日立製作所中央研究所內
		(72)発明者 柳 純一郎
		東京都国分寺市東恋ケ寝1丁目280番地
		株式会社日立製作所中央研究所内
		(72)発明者 鳥居 豊
	•	神奈川県横浜市戸塚区戸塚町216番地 株
	·	式会社日立製作所戸塚工場内
		(74)代理人 弁理士 小川 勝男
		最終頁に続く

(54) 【発明の名称】 スイツチングシステム


(57) 【要約】

【目的】出力リンクに多重器22または分離器23を設けることにより、様々な伝送速度の出線を収容可能にしたATMスイッチングシステムの構成を提供する。

【構成】多重器12と、共通パッファメモリ11と、分離器13と、セル種別毎にパッファ管理するパッファメモリ制御回路10から構成されるATMスイッチ1に、パッファから読み出すセルのセル種別を指示する帯域制御テーブル104を設ける。

【効果】出線に対応してセル種別を管理し、帯域制御テーブルで各出線に対応する読み出しタイミングでセル種別を指示するようにし、スイッチの出力リンクに多重器または分離器を設けることにより、伝送速度の異なる各種の出線を収容することができる。

(図1)



【特許請求の範囲】

【請求項1】複数の入線上に多重化して入力される固定 長パケット(以下、ATMセルと含う)を複数の出線 (Po1~Po3)のうちの任意の出線上に多重化して 出力するスイッチングシステムであって、各入線のAT Mセルを多重する第1の多重器(12)と、上記多重化 されたATMセルを確える共通バッファメモリ(11) と、上記共通バッファメモリから出力されるセルを各出 線に周期的に振り分ける第1の分離器(13)と、上記 共通バッファメモリをセル種別毎に管理するバッファメ モリ新御回路(10)とを備え、上記バッファメモリ制 御回路(10)に上記共通バッファメモリから読み出す ATMセルのセル種別を指定するための帯域制御テーブ ル(104)を育することを特徴とするスイッチングシ ステム。

【請求項 2 】請求項 1 に記載のスイッチングシステムにおいて、前記パッファメモリ制御回路(10)が、前記共通パッファメモリ(11)に入力されるATMセルをセル種別毎に形成されるアドレスチェーンを用いたリスト構造に接続し、該リスト構造から出力ATMセルを取り出すようにしたことを特徴とするスイッチングシステム。

【請求項3】請求項1に記載のスイッチングシステムに おいて、前記パッファメモリ制御回路(10)が、セル 種別に対応して用意された書き込みアドレスレジスタ (101) と読み出しアドレスレジスタ (102) の2 種類のレジスタと、前記共通パッファメモリ(11)の 使用していない空アドレスを格納するための空アドレス パッファ(103)とを有し、上紀共通パッファメモリ (11)が、各セルに対応して次に読み出すべきセルの 30 アドレスを示す次アドレスを記憶するためのエリアを有 し、ATMセルを上記共通バッファメモリ(1 1)に書 き込むときは、そのATMセルのセル種別に対応する書 き込みアドレスレジスタから書き込みアドレスを出力 し、この時、空アドレスパッファ(103)から出力さ れるアドレスを上記次アドレスエリアと書き込みアドレ スレジスタ(101)に書き込み、ATMセルを上記共 通パッファメモリから読み出すときは、読み出すべきA TMセルのセル種別に対応する読み出しアドレスレジス タから読み出しアドレスを出力し、この時、上記読み出 40 しアドレスを上記空アドレスパッファ(103)に記憶 すると共に、上記共通パッファメモリの次アドレスエリ アから読み出される次アドレスを上記読み出しアドレス レジスタ (102) に書き込むことにより、各セル種別 毎に、上記読み出しアドレスレジスタ(102)に、上 紀共通パッファメモリ内の1つのATMセルと、放AT Mセルの次に読み出すべきATMセルとの位置を示す読 み出しアドレスが格納され、上記書き込みアドレスレジ スタ(101)に、次にスイッチに到着するセルを書き

が格納され、上記読み出しアドレスレジスタを始点とし上記書き込みアドレスレジスタを終点とするセル種別毎のアドレスチェーンが形成されるようにしたことを特徴とするスイッチングシステム。

【請求項4】請求項3に記載のスイッチングシステムに おいて、前記セル種別に対応した書き込みアドレスレジ スタ(101)が、セル種別をアドレスとして書き込み、および読み出し動作可能なメモリで構成され、前記 セル種別に対応した読み出しアドレスレジスタ(10 2)が、セル種別をアドレスとして書き込み、および読み出し動作可能なメモリで構成されことを特徴とするスイッチングシステム。

【請求項5】請求項1、2、3、または、4に記載のスイッチングシステムにおいて、前記パッファメモリ制御回路(10)が、前記スイッチングシステムの出線(Pol~Po3)のいずれかに接続された第2の多重器(22)、または、第2の分離器(23)を有し、上記第2の多重器、または第2の分離器へのセルの出力毎にセル値別の管理を行ない、前記共通パッファメモリ(11)からのセル出力時に、前記帯域制御テーブル(104)が、上記第2の多重器への入線、または上記第2の分離器からの出線へのセル出力タイミングに合わせて、該第2の多重器、または第2の分離器の出力を指定することを特徴とするスイッチングシステム。

【請求項6】請求項1、2、3、4、または、5に記載のスイッチングシステムにおいて、前記パッファメモリ制御回路(10)でのセル種別が、出線情報、パーチャルパス識別子の少なくとも一部、パーチャルチャネル識別子の少なくとも一部、または、上記出線情報とパーチャルパス識別子とバーチャルチャネル識別子と品質クラス情報とを結合したものの全部または一部であることを特徴とするスイッチングシステム。

【請求項7】請求項1、2、3、4、5、または6に記載のスイッチングシステムにおいて、 前記共通バッファメモリ(11)から読み出すべきセルの種別を指定するとき、前記帯域制御テーブル(104)が、上記セル種別のセルの次回の読み出し時点で今回と同一セルを読み出すか、または、新たなセルを読み出すかを指示し、これによりマルチキャスト機能を実現するようにしたことを特徴とするスイッチングシステム。

【請求項 8 】請求項 3、または4に記載のスイッチングシステムにおいて、前記帯域制御テーブル(1 0 4)が、前記共通パッファメモリ(1 1)から読み出すべきセルの種別を指定するとき、前記読み出しアドレスレジスタ(1 0 2)、または空アドレスパッファ(1 0 3)の内容を更新するか、そのまま保持するかを指示し、これによりマルチキャスト機能を実現するようにしたことを特徴とするスイッチングシステム。

スタ(101)に、次にスイッチに到着するセルを書き 【請求項9】請求項3、4、5、6、7、または<math>8に記込むべき上記共通パッファメモリ上の書き込みアドレス 50 載のスイッチングシステムにおいて、 前記書き込みア

ドレスレジスタ(101)と読み出しアドレスレジスタ (102) とが品質クラス母に設けられ、前記帯域制御 テープル(104)でセル種別と品質クラスとが指示さ れ、上記帯域制御テーブルにより指示された品質クラス のセルが前記共通パッファメモリ内にある場合は当該品 質クラスのセルを読み出し、もし、上記品質クラスのセ ルが無い場合は他の品質クラスのセルを読み出すよう制 御動作する品質クラス制御手段(106)を備えたこと を特徴とするスイッチングシステム。

【請求項10】請求項1、2、3、4、5、6、7、 8. または9に記載のスイッチングシステムにおいて、 前記帯域制御テーブルの内容を書き換えるためのマイク ロプロセッサ手段を備えたことを特徴とするスイッチン グシステム.

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、スイッチングシステム に関し、更に詳しくは、例えば広帯域のISDN交換機 の通話路装置等に使用されるATM(Asynchro nous Transfer Mode) スイッチング 20 システム、特に、伝送速度の異なる複数種類の入出力リ ンクを収容するのに好適なATMスイッチングシステム に関する。

[0002]

【従来の技術】広帯域【SDN用交換機に適用されるA TMスイッチングシステムとしては、例えば、特開昭5 8-245635号で提案された「TDMスイッチング システム」が知られている。上記スイッチングシステム は、各入力線からのセルを多重化するための多重器と、 と、上記パッファメモリから出力されたセルを各出力線 に周期的に分離するための分離器と、各出力線毎にパッ ファメモリを管理するためのパッファメモリ制御回路と から構成されている。バッファメモリ制御回路は、出力 線対応にFIFO (First In First O ut)メモリを有し、パッファメモリにセルを書き込む とき、セルのヘッダ情報から判断したセル出力先と対応 するFIFOメモリにパッファメモリの書き込みアドレ スを入力する。また、各出力線に対するパッファメモリ からのセル出力は、予め決められた所定の周期で行なわ 40 れ、セルの出力タイミングに合わせて各出力線対応のF 【FOメモリからパッファメモリへ銃み出しアドレスが 出力されるようになっている。

[0003]

【発明が解決しようとする課題】然るに、上記従来例に よれば、バッファメモリからのセルの銃み出しが、出力 **領毎に予め決められたタイミングとなるように制御され** ているため、上記構成のスイッチングシステムに伝送速 度の異なる複数腫類の出 カリンクを収容しようとする

て複雑化すると言う問題がある。

【0004】本発明の目的は、収容すべき出線のセル伝 送速度に合わせてセルの交換動作が可能なATMスイッ チングシステムを提供することにある。

【0005】本発明の他の目的は、異なる複数種類の伝 送速度、例えば、600Mbps, 150Mbps, 5 0 M b p s 等の出線を比較的自由に収容できるようにし たATMスイッチングシステムを提供することにある。 [0006]

【課題を解決するための手段】上記目的を達成するた 10 め、本発明では、複数の入力線から入力されたセルを多 重化するための多重器と、上記多重器から多重化して順 次に入力されたセルを一時的に蓄積するための共通パッ ファメモリと、上記共通パッファメモリから順次に読み 出されたセルを複数の出力線に周期的に分配するための 分離器と、上記共通パッファメモリでのセルの読みだし と書き込みを各出力線毎に管理するパッファメモリ制御 回路とからなるATMスイッチングシステムにおいて、 上記パップァメモリ制御回路に上記共通パッファメモリ から読み出すべきセルの種別を指定するための帯域制御 テーブルを設け、上記パッファメモリ制御回路が、上記 帯域制御テーブルから出力されたセルの種別に応じて、 上記共通パッファメモリからのセルの読み出し動作と書 き込み動作を行うようにしたことを特徴とする。

【0007】ATMスイッチングシステムでは、例え ば、スイッチの各出カリンクを同一の伝送速度としてお き、複数の出力リンクからの出力セルを多重器により束 ねることにより、該多重器に接続された出線でのセルの 伝送速度を上げ、逆に、1つの出力リンクからの出力セ 上記多重化されたセルを入力するためのパッファメモリ 30 ルを分離器により複数の出線に分配することにより、各 出線でのセルの伝送速度を下げることができる。例え ば、150Mbpsの伝送速度を持つ出力リンクに対し て、4多重の多重器を設ければ600Mbpsの伝送速 度を持つ出線を実現でき、また、3分離の分離器を設け ることにより50Mbpsの伝送速度を持つ出線を実現 できる。この場合、パッファメモリ制御回路によるパッ ファ管理を如何に行なうかが問題となるが、本発明にお いては、ATMスイッチングシステムの出力側に多重 器、または分離器を設け、上記多重器または分離器に接 **続された出線に対応してセル種別の管理を行うように** し、上記多重器や分離器の出力と対応した共通パッファ メモリ読み出しタイミングで、帯域制御テーブルがセル 種別の指示を行うようにする。

100081

【作用】本発明によれば、同一伝送速度の複数の出力リ ンクを備えたATMスイッチングシステムおいて、AT Mスイッチの出線リンクに多重器、または分離器を適宜 設けることにより、多重器や分離器の出力側に所望の伝 送速度をもつ出線を実現できる。この場合、本発明によ と、パッファメモリ制御回路のハードウエア構成が極め 50 れば、上記多重器や分離器の出力に対応するセル種別の 管理を帯域制御テーブルを用いてパッファメモリ制御回 路により行う。すなわち、多重器や分離器の出力と対応 した共通パッファメモリ 読み出しタイミングに合わせ て、帯域制御テーブルで、出線に対応するセル種別の指 示を行う。

【0009】また、本発明によれば、上記パッファメモ リ制御回路でセル格納用の共通バッファメモリを管理 し、上記共通パッファメモリ上のセルを各出線単にFI FOパッファ管理することにより、上記共通パッファメ モリからの各セルの読み出しタイミングを各出線に対応 10 した銃み出しタイミングに合わせることができる。

【0010】本発明によれば、ATMスイッチングシス テムの出力側に多重器または分離器の追加、もしくは交 換を行なうことにより、各出線上でのセルの伝送速度を 比較的自由に選ぶことができる。この場合、ATMスイ ッチングシステムの制御系の変更は、帯域制御テーブル の読み出すセルのセル種別(出線番号)の指示するタイ ミングをマイコン制御により変更するだけでよく、出線 の伝送速度の変更は容易である。

[0011]

【実施例】以下、本発明の1実施例である広帯域ISD N用のATMスイッチングシステムについて図面を参照 して説明する。

【0012】図9は、300Mbpsの伝送速度をもつ 1対の入出力ポート (PiO, PoO) と、150Mb psの1対の入出力ポート (Pil. Pol) と、75 Mbpsの2対の入出力ポート (Pi2, Po2、Pi 3. Po3)を備えたATMスイッチの構成例を示す。 図において、1はそれぞれ130Mbpsの伝送速度を 持つ4本ずつの入出力リンク(L11,L14-L1 6. L50-L53) を備えたスイッチ、20は上記ス イッチ1の入力側に接続された300Mbps/150 Mbps分離器、21は上記スイッチ1の入力側に接続 された75Mbps/150Mbps多重器、22は上 記スイッチ1の出力側に接続された150Mbps/3 00Mbps多重器、23は上記スイッチ1の出力側に 接続された150Mbps/75Mbps分離器であ

【0013】上記スイッチングシステムにおいて、入力 ポートPiOから300Mbpsの伝送速度で入力され 40 た各セルは、300Mbps/150Mbpsの分離器 20でラインし14とし15とに交互に振り分けられ、 それぞれ150Mbpsの伝送速度をもつセルとしてス イッチ1に入力される。入力ポートPilから来る15 0 Mbpsのセルは、速度変換されることなく直接、ス イッチ1に入力される。入力ポートPi2、Pi3から 来る75Mbpsのセルは、75Mbps/150Mb psの多重器で交互に多重化され、150Mbpsの速 度をもつセルとしてスイッチ1に入力される。

0、L51に出力された各セルは、150Mbps/3 00Mbpsの多重器22で交互に多重化され、300 Mbpsの伝送速度で出力ポートPo0に出力される。 ラインL52に出力された各セルは、150Mbpsの 速度でそのまま出力ボートPolから出力される。ライ ンレ53に出力された各セルは、150Mbps/75 Mbpsの分離器22で出力線L55とL56に交互に 振り分けられ、75Mbpsの速度で出力ポートPo 2、Po3に出力される。

【0015】図1は上記スイッチ1の構成の1例を示 す。スイッチ1は、入力リンクL11.L14~L16 と接続された130Mbps/600Mbpsの多重器 12と、セルを1時的に格納するための共通パッファメ モリ11と、出カリンクL50-L53と接続された6 0 0 M b p s / 1 5 0 M b p s の分離器 1 3 と、バッフ ァメモリ制御回路10とから構成される。 パッファメモ リ制御回路10は、書き込みアドレスメモリ101と、 読み出しアドレスメモリ102と、空アドレスバッファ 103と、帯域制卸テーブル104と、カウンタ103 20 とから構成される。

【0016】150Mbpsの伝送速度でラインし1 1. L14-L16を介してスイッチ1に入力されたセ ルは、150Mbps/600Mbpsの多重器12に より順番に多重化され、600Mbpsの速度で共通バ ッファメモリ11に入力される。共通バッファメモリ1 1から出力された600Mbpsのセルは、600Mb ps/150Mbpsの分離器13で4方路に順番に分 離され、150Mbpsの出力線し50-L53に分配 出力される。

【0017】上記共通パッファメモリ11の書き込みと **読み出しの制御はバッファメモリ制御回路10が行う。** 共通パッファメモリ1Iへのセル書き込み時に、書き込 みアドレスメモリ101は、ラインL30から出力ポー ト情報を受け取り、これをアドレスとして書き込みアド レスメモリ101をアクセスし、読み出されたアドレス をラインL32を会して共通パッファメモリ11の書き 込みアドレスWAに与える。このとき、共通パッファメ モリ11で現在使用されていない空アドレスを蓄積して いる空アドレスパッファ103からラインL31に空ア ドレスが出力され、書き込みアドレスメモリ101と共 通パッファメモリ11に次アドレスとして書き込まれ る。上記次アドレス(空アドレス)は、書き込みアドレ スメモリ101において、今回書き込みアドレスの読み 出しが行われたのと同じアドレスのメモリ領域に書き込 まれる。また、共通バッファメモリ11において、上記 次アドレスは、セルの書き込みと同一のアドレスで特定 されるメモリ領域に香き込まれる。上記次アドレスは、 共通パッファメモリ11に次に書き込むべきセルのアド レスを示し、共通パッファメモリ11から1つのセルを 【0014】スイッチ1の出力側において、ラインし5 50 読み出した時、該セルと共に次アドレスを読み出し、こ れを放み出しアドレスレジス 0 2に記憶しておくこ とにより、次回に読み出すべきセルを特定できるように なっている。すなわち、各ポート毎に次アドレスによる アドレスチェーン(リスト構造)が構成されている。な お、共通バッファメモリ11へのセル書き込み動作の都 度、キューチェーンは1セルずつ拡張される。

【0018】共通パッファメモリ11からのセルの銃み 出し制御は、次のように行われる。共通パッファメモリ 1.1からのセルの読み出しの都度カウントアップ動作す るカウンタ105からカウント値が出力され、帯域制御 10 テーブル104に与えられる。帯域制御テーブル104 は上記カウント値に応じて、予め記憶してある出力ポー ト情報を出力する。この出力ポート情報は、読み出しア ドレスメモリ102に銃み出しアドレスおよび響き込み アドレスとして与えられる。読み出し動作時には、上記 アドレスによって、共通パッファメモリ11内の上記出 カポートと対応した特定のキューチェーンからセルを読 み出すための読み出しアドレスがラインし33に読み出 され、このアドレスで共通パッファメモリ11をアクセ スすることにより、特定出力ポート宛の1つのセルが統 20 み出される。このとき、共通バッファメモリ11の読み 出しアドレスは、セルの読み出し動作が終わると空アド レスとなるため、ラインし33を介して空アドレスパッ ファ103に格納される。なお、共通パッファメモリ1 1からセルと同時に読み出された次アドレスは、読み出 しアドレスメモリ102に書き込まれる。上述した飲み 出し動作の都度、各出力ポートのキューチェーンは1セ ルずつ減少することになる。尚、カウンタ105と、帯 域制御テーブル104の詳細動作については後述する。

の多重器12の動作を示している。ラインL14、L1 5. L11, L16上の各セルは、150Mbpsの伝 送速度で互いに少しずつずれたタイミングで多重器12 に入力される。150Mbps/600Mbpsの多重 器12は、各入力ラインからの入力セルを順番に多重化 し、600Mbpsの伝送速度でラインL2に出力す る。この動作は、75Mbps/150Mbps多重器 21、150Mbps/300Mbps多重器22につ いでも同様である。また、600Mbps/150Mb psの分離器13は、図2に示した150Mbps/6 00Mbps多重器12のセル入出力タイミングを逆に した形で、入力セルの分離動作を行う。300Mbps /150Mbpsの分離器20、150Mbps/75 Mbpsの分離器23の動作も、上記500Mbps/ 150 Mbpsの分離器13と同様である。これらの動 作により、ラインLIOとラインL2、およびラインL 4とラインL54で、それぞれのセルの順序性が保存さ れる.

【0020】図3は、共通パッファメモリ11から出力 ポート (Po0、Po1、Po2、Po3) までの読み 50 出力側でポート数を同一にし、対応する入出力ポートの

、出しセルc0-c7の配素関係を示している。

【0021】ラインL4上にc0、c1、c3、…c 7、…の順で読み出されたセルは、600Mbps/1 50Mbpsの分離器13で分離され、ラインし50に は c 0、 c 4、 …. ラインLSIには c 1, c 5、 …、 ラインし52にはc2、c6、…, ラインし53にはc 3、 c 7、…の頃に転送される。このうち、ラインL5 0とし51上のセルは、150Mbps/300Mbp sの多重器22により多重化され、c0、c1, c4. c 5、…の順序となってラインL 5 4に出力される。即 ち、ラインも4とラインL54でセルの順序性は保たれ ている。一方、ラインL53に出力されたセルは、更に 150Mbps/75Mbpsの分離器23で分離さ れ、ラインL55にはセルc3、…が、また、ラインL 56にはセルc7、…が、それぞれブ5Mbpsの伝送 速度となって出力される。

【0022】このようにセルの宛先となる出力ポート は、各セルが共通パッファメモリ11から出力されたタ イミングによって決まる。本発明では、図3に示す出力 ポートへのセル出力を行うために、図1に示したカウン タ105のカウンタ値(タイミング値)に応じて、帯域 制御テーブル104に図10に示すように出力ポート情 報(Po0-Po3)を出力させる。ここでは、理解の 便宜上、カウンタ値の標に上述したセルの記号を付して 示してあり、 c 8 、 c 9 、…は c 0 、 c 1 、…と対応す

【0023】上記帯域制御テーブル104の内容を、例 えば、図示しないマイコンによる制御で自由に書き換え られるようにしておけば、入出カリンクの速度変換用の 【0019】図2は、150Mbps/600Mbps 30 多重器、あるいは分離器の入替えが行われた時、制御テ - ブル104内の該当する値を書き替えることにより、 各入出力リンクの速度を自由に変更できる。例えば、図 9のラインし14、ラインし50が接続されている30 0Mbps/150Mbpsの分離器20と150Mb ps/300Mbpsの多重器22に代えて、それぞれ 75Mbps/150Mbpsの多重器と、150Mb ps/75Mbpsの分離器を設け、それに対応して、 帯域制御テープル104のカウンタ値c0とc4をそれ ぞれ75Mbps出力ポートに対応するよう変更すれ 40 ば、ラインL10とラインL54を75Mbpsの2本 ずつの入出カリンクに分離できる。また、ラインL15 とL11を300Mbps/150Mbpsの分離器に 接続し、ラインし51.L52に150Mbgs/30 0Mbpsの多重器を接続し、それに対応して、帯域制 御テーブル104のカウン夕建ci、c2、c5、c6 を300Mbps出力ポートに対応させれば、300M bpsの入出力リンクをボートPil、Polに収容で きる.

【0024】なお、図9のスイッチ構成では、入力側と

リンク速度を同一にして が、本発明は、これらを入 カ側と出力側で必ずしも一致させる必要はない。

【0025】また、図1において、150Mbpsリン クにおけるパーチャルパスやパーチャルチャネルの帯域 を完全に 7 5 M b p 3 母に分けたい場合、帯域制御テー ブル104を、表1のカウンタ値c3、c7にそれぞれ のパーチャルパスまたはパーチャルチャネルが割り振ら れた形に変更すればよい。帯域制御テーブル104の値 を操作することにより、150Mbpgのリンクを別の 帯域に分離することもできる。ただし、この場合は、カー10 ウンタ105の周期を変える必要がある。

【0026】図4は、4×4の入出カリンクを備えた単 位スイッチを複数個用いて8×8の入出力ポートをもつ スイッチに拡張する場合のスイッチ構成の1例を示す。 この例では、前後段各4個、計8個の単位スイッチ1-1~1-8を用い、このうち後段の単位スイッチ1-5、1-6、1-7、1-8は、4個の出力リンクのう ちの2個のを未使用として、実質的に4×2の入出カリ ンクを備えた単位スイッチとして動作させている。

【0027】前段のスイッチ1-1の4個の入力リンク とスイッチ1-3の4個の入力リンクは、それぞれ15 0 M b p s の 4 個 (第 1 ~ 第 4) の入力ポートに接続さ れ、これらのスイッチに同じ入力が与えられるようにな っている。スイッチ1-1は、入力セルのうち、後段の スイッチ1-5と1-6へ行くセルのみ取り込み、これ らのスイッチに振り分ける。一方、スイッチ1-3は、 入力セルのうち、後段のスイッチ1-7と1-8に行く セルのみ取り込み、これらのスイッチに振り分ける。前 段のスイッチ1-2とスイッチ1-4もそれぞれ同一の 入力を受けるように別の4個(第5~第8)の入力ポー 30 トに接続されている。スイッチ1-2は、入力セルのう ち後段のスイッチ1-5と1-6へ行くセルのみ取り込 み、これらのスイッチに振り分ける。スイッチ1-4 は、入力セルのうち後段のスイッチ1-7と1-8に行 くセルのみ取り込み、これらのスイッチに振り分ける。 前段の各スイッチ1-1、1-2、1-3および1-4 は、150Mbpsの4本の出力リンクを持つが、それ ぞれが、2つの後段スイッチへのセル振り分けを行って いるため、前段スイッチ全体ちして論理的には300M bpsの出力2本を備えたスイッチとして動作してい 40 するため常にEND信号は、1、となる。 る。この場合、前段と後段のスイッチ間に300Mbp sリンクがあるものとして、前段の各スイッチ1-1、 1-2、1-3、1-4のための帯域制御テーブルを設 定することによって、スイッチ間で300Mbpsのス ループットでセルを伝送できる。

【0028】次に、図5、図6、図11を参照して、帯 域制弾テーブルを利用したマルチキャスト機能の実現方 式について説明する。

【0029】図5は、マルチキャスト機能を実現するた

例では、書き込み。テレスメモリ101と読み出しアド レスメモリ102とがパーチャルパス(VP) 毎に管理 されている。マルチキャスト機能を実現するためには、 マルチキャストすべきセルを共通パッファメモリ11か ら何回か繰り返して読み出し、マルチキャストすべき復 数の出力ポートに順次に出力すれば良い。すなわち、マ ルチキャストすべき全ての出力ポートに対してマルチキ ャストセルが出力されるまで、読み出しアドレスメモリ 102から同じ読み出しアドレスを出力し、これを共通 バッファメモリ11に与え続ければ良い。

10

【0030】図5において、帯域制御テーブル104~ は、上記VPの他にEND信号も出力する機能を持って いる。マルチキャストセルを読み出す場合は、マルチキ ャストセルが必要回数だけ読み出されるまではEND信 号を'0'レベルに保持しておくことによって、読み出 しアドレスメモリ102と空アドレスパッファ103の 更新が行わわれないようにし、マルチキャストセルの最 後の読み出し、および非マルチキャストセルの読み出し が行われる時、上記END信号を'I'レベルにするこ とにより、読み出しアドレスメモリ102と空アドレス バッファ103の更新が行われるようにする。

【0031】図11は、帯域制御テーブル104 の記 憶内容の1例を示し、図6はその時のスイッチの出力動 作タイミングを示す。図11では、VPO、VP1、V P2、VP3は非マルチキャストセル用のVPを示し、 VP4, VP5はマルチキャスト用のVPを示してい る。VP4のマルチキャストセルは、カウント値c0. c1. c3のとき出力されるが、カウント値c0、c1 でEND信号が゜O゜であるので、このときの統み出し アドレスメモリ102は更新されず、すべて同じセルが 共通パッファメモリ11から出力される。カウント値 c 3のときEND信号が、1、となり、読み出しアドレス メモリ102は更新され次のVP4のセル読み出し時に は新たなセルがマルチキャスト される。カウント値 c 9. c 10で読み出されるVP5のマルチキャストセル の読み出し動作についても同様なことが言える。その他 のタイミングのセルは非マルチキャストセルであり、1 セル競み出される毎に次の新たなセルを読み出さなけれ ばならないので、読み出しアドレスメモリ102を更新

【0032】図6は、図11の帯域制御テーブル10 4 を適用した場合のスイッチの出力動作を示してい る。ここで、カウント値 c 0, c 4, c 8, c 1 2 に相 当するセルはラインL50上に、カウント値c1、c 5. c 9, c 1 3 に相当するセルはラインL5 1 上に、 カウント値 C2、 C6、 C10、 C14に相当するセル はラインし52上に、カウント値c3、c7、c11. c 15に担当するセルはラインL53上に出力される。 従って、VP4のセルは、ラインL50、L51、L5 めのパッファメモリ制御回路の構成の1例を示す。この 50 3にマルチキャストされ、VP5のセルは、ラインしる

1. L52にマルチキャスト れる。なお、VPOのセ ルはラインL50に、VPIのセルはラインLS1に、 VP2のセルはラインL52に、VP3のセルはライン L53に出力される。この方式では、各ライン上で非マ ルチキャスト用の帯域とマルチキャスト用の帯域を相互 の干渉無しに完全に分離することができる。

【0033】次に、本発明の更に他の実施例として、品 質クラス機能を持つスイッチについて説明する。

【0034】図7は、品質クラス機能を持つパッファメ モリ制御回路の構成例を示している。この例では、書き 10 込みアドレスメモリ(101, 101)、および、諒 み出しアドレスメモリ(102, 102°) をそれぞれ 2 つずつ設けることにより、2 クラスの品質クラス制御 を行えるようにしてある。セルの書き込み時には、ライ ンし31から入力されるセルヘッダ情報に含まれるVP をアドレスとして、各番き込みアドレスメモリ101、 101°からそれぞれ書き込みアドレスWA1、WA 1 が読み出され、セレクタSEL1でクラス(CL S)に応じて選択された一方のアドレスがラインL32 き、CLSに応じて選択された101、101 のいず れか一方の書き込みアドレスメモリが、デコーダDEC 1から出力されたCLS信号により書き込み可能状態 (WENが 1') にされ、ラインL30上の新たなア ドレス値が書き込まれる。

【0035】セル読み出し時は、帯域制御テーブル10 4°から出力されるVPをアドレスとして、各読み出し アドレスメモリ102.102 が読み出しアドレスR Al, RAl を出力する。これらのアドレスRAl. で、品質クラス制御回路106が出力するCLS信号に 応じて選択され、ラインL33を介して共通パッファメ モリ11に与えられる。このとき、このCLS信号に応 じて選択された102,102°のいずれか一方の読み 出しアドレスメモリが、デコーダDEC2から来るCL S信号により書き込み可能な状態(WENが'1')に され、し34を介して入力される新たな次アドレス値を 記憶する。

【0036】品質クラス制御回路106は、帯域制御テ ープル104"により指定されたCLSを選択し、出力 する。ただし、もし、そのクラスにセルが無い場合には 別のクラスを選択する。このように制御すれば、帯域制 御テープル104"の指定する各クラス毎の帯域を保証 でき、また、指定された或るクラスのセルが来ていない 場合には、別のクラスのセルを出力できるため、使用さ れていない品質クラスの帯域を有効に活用できる。

【0037】なお、品質クラス制御回路106における 指定クラスのセルの有無判定は、例えば、各VP毎、ク ラス毎にカウンタを設けておき、現在あるセルの数を計 ド量が大きくなりやすい。

【0038】セルの有無を判定する別の方法としては、 例えば、各VP、各クラスでの書き込みアドレスメモリ と読み出しアドレスメモリの値を比較し、これらのアド レスが一致すればセル無し、不一致ならばセル有りと判 定する。この方法は、ハード量は小さくてすむが、参き 込みアドレスメモリにおいて、読み出しアドレスメモリ とのアドレス比較のためのタイミングが必要となるた め、動作タイミングの設定が厳しくなる。この問題を解 決する1つの方法は、例えば図8に示す如く、セル有無 判定用の書き込みアドレスメモリ107°を設けたパッ ファメモリ制御回路10にする。

12

【0039】図8では、書き込みアドレスメモリ101 と101°の他に、これらと全く同じ値を保持するセル 有無判定用の書き込みアドレスメモリ107、107 が設けてある。これらのセル有無判定用の書き込みアド レスメモリ107、107.の出力アドレスは、読み出 しアドレスメモリ102、102 の出力アドレスと共 にそれぞれ比較器 108、108'に入力され、それぞ を介して共通パッファメモリ11に与えられる。このと 20 れの比較結果がセルの有無を示す信号として品質クラス **制御回路106に与えられる。上記方式によれば、書き** 込みアドレスメモリ101、101。においてセル有無 判定のための時間確保が不要となるため、タイミングの 制御が楽になる。また、ハード増加量もセル有無判定用 書き込みアドレスメモリ107、107°と、比較器1 08、108°を設けるだけでよいため、比較的少なく

【0040】以上の実施例から明らかな如く、本発明 は、各入力からのセルを多重化する多重器と、その多重 RA1 のうち、いずれか一方が、セレクタSEL2 30 化されたセルを入力する共通パッファメモリと、共通パ ッファメモリから出力されたセルを各出力に周期的に分 離する分離器と、セル種別毎に共通パッファメモリの管 理するパッファメモリ制御回路とから構成されるATM スイッチングシステムに対して、共通パッファメモリか ら読み出すセル種別を指定する帯域制御テーブルをバッ ファメモリ制御回路に設けたことを特徴としている。

[0041]

【発明の効果】本発明によれば、各出力リンクが同一の 伝送速度をもつATMス イッチングシステムであって も、この出力リンクに多重器を設けることによって出線 の伝送速度を上げることができ、逆に、分離器を設ける ことによって出線の伝送 速度を下げることができるた め、伝送速度の異なる複数種類の出線を容易に収容する ことができる。例えば、150Mbpsの伝送速度の出 カリンクを持つATMスイッチングシステムに対して、 4多重の多重器を出力リンクに設ければ600Mbps の出線を収容でき、また、3分離の分離器を設ければ5 0 Mbpsの出線を収容することができる。

【0042】実施例では、ATMスイッチングシステム **潮しておく方法が考えられる。ただし、上記方法はハー 50 の出カリンクに投けられた各多重器、または分離器に接** 続された出線と対応するセルの種別を管理し、上記多重 器や分離器の出力と対応した共通パッファメモリ読み出 しタイミングに合わせて、帯域制御テーブルが出線に対 応するセル種別の指示を行うようにしている。この共通 パッファメモリ管方式によれば、共通パッファメモリ内 のセルを、各出線毎にFIFOバッファ管理でき、共通 パッファメモリからの読み出しタイミングも各出線に対 応した放み出しタイミングにすることができる。

【0043】本発明では、ATMスイッチングシステム の出力に付加する多重器や分離器を入れ替えるだけで出 10 ッファメモリ制御回路の構成の1例を示す図である。 線の伝送速度を変更でき、このときATMスイッチング システム内の変更は、帯域制御テーブルの読み出すセル のセル種別(出線番号)の指示するタイミングを例えば マイコン制御により変更すればよいため、出線の伝送速 度の変更は容易である。

【0044】また、本発明によれば、各セル種別毎の読 み出し指示を行う帯域制御テーブルに、次の読み出しで 同一セルを読み出すかどうかを指示する機能を付加する ことにより、帯域制御されたマルチキャスト機能を実現 できる。すなわち、同一セルの読み出しを指示すれば、 同じセルが何回も読み出され、いくつかの出線に同じセ ルを出力することができ、同一セルの読み出しを指示し なければ、次の時点で新たなセルを読み出すことができ る。この方式によれば、非マルチキャスト用の帯域とマ ルチキャスト用の帯域を相互の干渉無しに完全に分離す ることができる。

【0045】また、本発明によれば、パッファメモリ制 御回路において、書き込みアドレスメモリと読み出しア ドレスメモリを品質クラス毎に分け、帯域制御テーブル によってセル種別と共に品質クラスも指示するように 30 /150Mbps分離器、20…300Mbps/15 し、さらに、その帯域制御テーブルに指示された品質ク ラスのセルが共通パッファメモリ内にある場合にはその 品質クラスのセルを読み出し制御を行い、その品質クラ スのセルが無い場合には別の品質クラスのセルの読み出 し制御を行う品質クラス制御回路を設けることにより、 品質クラス機能を実現することができる。上記品質クラ ス機能は、各クラス毎の帯域が保証されており、さら に、或るクラスにセルが無い場合に別のクラスのセルが 出力させることもできるため、使用されていない品質ク ラスの帯域を別の品質クラスの通信に有効活用できる。

【図面の簡単な説明】

14 【図1】本発明による帝城制御テーブルを備えたスイッ チングシステムの一実施例を示す構成図である。

【図2】図1における150Mbps/600Mbps 多重器の動作を説明するための図である。

【図3】共通バッファメモリから出力ポートまでの間の スイッチの動作を説明するための図である。

【図4】本発明による拡張されたスイッチの構成の1例 を示す図である。

【図 5】 本発明によるマルチキャスト機能を実現するバ

【図 6】マルチキャスト機能を備えたスイッチにおい て、共通パッファメモリから出力ポートまでの間の動作 タイミングを説明するための図である。

【図7】本発明による品質クラス機能を実現するバッフ ァメモリ制御回路の構成の1例を示す図である。

【図8】上記品質クラス機能を持つパッファメモリ制御 回路の他の実施例を示す図である。

【図9】本発明による多元速度の入出力ポートを持つス イッチングシステムの1実施例を示す構成図である。

【図10】カウンタ値と、帯域制御テーブルに記憶され る出力ポートとの関係を示す図である。

【図 1 1】カウント値と、マルチキャスト機能を持つ帯 域制御テーブルに記憶される各種の値との関係を示す図 である。


- 【符号の説明】

1, 1-1, 1-2, 1-3, 1-4, 1-5, 1-6、1-7、1-8…スイッチ、10…パッファメモリ 精御回路、11…共通パッファメモリ、12…150M bps/600Mbps多重器、13…600Mbps 0Mbps分離器、21…75Mbps/150Mbp s 多重器、22…150Mbps/300Mbps多重 器、23…150Mbps/75Mbps分離器、10 1, 101'…書き込みアドレスメモリ、102, 10 21 …読み出しアドレスメモリ、103…空アドレスパ ッファ、104,104~,104~---帯域制御テープ ル、105、105', 105"…カウンタ、106… 品質クラス精御回路、107、107、…セル有無判定 用書き込みアドレスメモリ、108、108′…比較 器、PiO, Pi1, Pi2, Pi3…入力ポート、P oO. Pol. Po2, Po3…出力ポート、


[図10]

カウンタ値	c0	c 1	c2	c3	c4	ය	c6	c7	
出力ポート	P00	PoO	Pot	Po2	Po0	Po0	Po1	Po3	


(**2**1)




(図2)




[図3]




[图4]




[図5]




[図6]




[2]7]



[図8]



[図9]



(M11)

カウンタ住	80	01	42	ø	04	රේ	95	c 7	a	æ	c10	611	612	o13	014	61 5
VPt	70.	VP4	244	VP4	VPC	VP1	VP2	~	VPO	vP3	VPS	VP3	VPC	VP1	VP2	VP3
END表示	•	•	1	,	,	,	,		,	a	,	•	1	7	1	
マルテキャスト(M) ボマルテキャスト(M)	~	M	N	M	N	N	M	*	N	M	м	N	N	N	N	×

フロントページの続き

(72) 発明者 青木 薫

神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作所戸塚工場内

(72)発明者 愛木 清

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内